FET क्या होता है?

This question was previously asked in
IPRC ISRO Technical Assistant Electronics 21 April 2018 Official Paper
View all ISRO Technical Assistant Papers >
  1. बहुत उच्च इनपुट प्रतिरोध
  2. बहुत निम्न इनपुट प्रतिरोध
  3. उच्च संयोजन वाला एमीटर जंक्शन 
  4. अग्र अभिनत P-N जंक्शन

Answer (Detailed Solution Below)

Option 1 : बहुत उच्च इनपुट प्रतिरोध
Free
ISRO Technical Assistant Mechanical Full Mock Test
80 Qs. 80 Marks 90 Mins

Detailed Solution

Download Solution PDF

FET इनपुट प्रतिबाधा:

  • चूँकि FET का इनपुट परिपथ विपरीत अभिनत होता है, इसलिए FET बहुत उच्चतम इनपुट प्रतिबाधा (100 M 12 के क्रम में) और न्यूनतम आउटपुट प्रतिबाधा प्रदर्शित करता है तथा इनपुट और आउटपुट के बीच अवरोधन की उच्च डिग्री होगी। 
  • इसलिए FET एक उत्कृष्ट बफर एम्पलीफायर के रूप में कार्य करता है लेकिन BJT में निम्न इनपुट प्रतिबाधा होती है क्योंकि इसका इनपुट परिपथ अग्र अभिनत होता है। 

उभयनिष्ठ अपवाहिका विन्यास:

  • उभयनिष्ठ अपवाहिका विन्यास में (उभयनिष्ठ संग्राहक के समरूप) इनपुट को गेट के लिए लागू किया जाता है और इसके आउटपुट को स्रोत से लिया जाता है। 
  • उभयनिष्ठ अपवाहिका या "स्रोत अनुगामी" विन्यास में उच्चतम इनपुट प्रतिबाधा और निम्न आउटपुट प्रतिबाधा होती है। 

 

वोल्टेज लाभ एकल होता है, हालाँकि धारा लाभ उच्च होता है। इनपुट और आउटपुट सिग्नल चरण में होते हैं। 

उभयनिष्ठ स्रोत विन्यास:

  • उभयनिष्ठ स्रोत विन्यास (उभयनिष्ठ-एमीटर के समरूप) में इनपुट को गेट के लिए लागू किया जाता है और इसके आउटपुट को अपवाहिका से लिया गया है, जैसा दर्शाया गया है। 
  • यह इसके उच्च इनपुट प्रतिबाधा और अच्छा वोल्टेज प्रवर्धन के कारण FET के संचालन का सबसे सामान्य मोड है और ऐसे उभयनिष्ठ स्रोत एम्पलीफायर का प्रयोग व्यापक रूप से किया जाता है। 
  • FET संयोजन के उभयनिष्ठ स्रोत मोड का प्रयोग सामान्यतौर पर ऑडियो आवृत्ति वाले एम्पलीफायर और उच्च इनपुट प्रतिबाधा वाले पूर्व-एम्पियर और चरणों में किया जाता है। 
  • एक परिवर्धित परिपथ में आउटपुट सिग्नल इनपुट के साथ "चरण से बाहर" 180o होता है। 

उभयनिष्ठ गेट विन्यास:

  • उभयनिष्ठ गेट विन्यास (उभयनिष्ठ आधार के समरूप) में इनपुट को स्रोत में लागू किया जाता है और इसके आउटपुट को दर्शाये  गए भूमि (0v) से प्रत्यक्ष रूप से जुड़े गेट के साथ अपवाहिका से लिया जाता है। 
  • पिछले संयोजन की उच्च इनपुट प्रतिबाधा विशेषता इस विन्यास में खो जाती है क्योंकि उभयनिष्ठ गेट में निम्न इनपुट प्रतिबाधा होती है, लेकिन उच्च आउटपुट प्रतिबाधा भी होता है। 
  • FET विन्यास के इस प्रकार का प्रयोग उच्च-आवृत्ति वाले परिपथों में किया जा सकता है या परिपथ से मेल खाने वाली प्रतिबाधा में उच्च आउटपुट प्रतिबाधा के अनुरूप होने के लिए आवश्यक निम्न इनपुट प्रतिबाधा थी। आउटपुट इनपुट के साथ "चरण-में" होता है। 

Latest ISRO Technical Assistant Updates

Last updated on May 30, 2025

-> The ISRO Technical Assistant recruitment 2025 notification has been released at the official website. 

-> Candidates can apply for ISRO recruitment 2025 for Technical Assistant from June 4 to 18.

-> A total of 83 vacancies have been announced for the post of Technical Assistant.

-> The Selection process consists of a written test and a Skill test.

-> Candidates can also practice through ISRO Technical Assistant Electrical Test Series, ISRO Technical Assistant Electronics Test Series, and ISRO Technical Assistant Mechanical Test Series to improve their preparation and increase the chance of selection. 

More Junction Field Effect Transistor Questions

Hot Links: teen patti live teen patti baaz teen patti master download